“影响集成电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3336298个，建议您升级VIP下载更多相关专利

[发明专利]基于版图变化改变互连延迟参数的集成电路分析方法-CN201110360470.5有效
发明人：石艳玲;李曦;周卉;张孟迪;任铮;胡少坚;陈寿面 -专利权人：华东师范大学;上海集成电路研发中心有限公司
申请日： 2011-11-15 - 公布日： 2012-06-20 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于版图变化改变互连延迟参数的集成电路分析方法，将同一个集成电路分别设计成多个不同布局的版图文件，根据集成电路的制造工艺文件提取集成电路的工艺层文件，配合提取得到的多个不同布局的版图文件的信息文件，分别进行集成电路版图寄生参数的净提取和集成电路互连延迟参数的提取，所提取的参数分别进行门级电路仿真，测试性能，获得不同布局的版图的集成电路的性能差异，分析版图变化对电路性能的影响。本发明通过将提取出相同电路原理图但不同布局的电路版图寄生参数分别进行仿真，确定不同布局版图对电路性能的影响，可以从电路版图布局和互连延迟的角度分析集成电路所受的影响。
基于版图变化改变互连延迟参数集成电路分析方法

[发明专利]一种抗噪声的触摸按键集成电路-CN202111041094.3有效
发明人：张金弟;孙金辉;印俊明 -专利权人：上海芯圣电子股份有限公司
申请日： 2021-09-06 - 公布日： 2023-03-21 - 主分类号： H03K17/96 文献下载
摘要：本发明揭示了一种触摸按键集成电路，其特征在于：所述集成电路采用自适应校准VREF的方式以抑制噪声对集成电路正常工作的影响。本发明能够明显地降低噪声对触摸按键集成电路的影响，从而从系统层面提高整个触摸电路的SNR信噪比。
一种噪声触摸按键集成电路

[实用新型]一种集成电路封装测试仪器-CN202221574882.9有效
发明人：孟斐婷 -专利权人：杭州集星微科技有限公司
申请日： 2022-06-22 - 公布日： 2022-12-16 - 主分类号： H01L21/66 文献下载
摘要：本实用新型公开了一种集成电路封装测试仪器，包括集成电路测试仪，集成电路测试仪的表面固定连接有缓冲垫。本实用新型通过设置集成电路测试仪、缓冲垫、分散震片、吸震弹片、导震片、吸震套、防护片、吸震海绵、弧角吸震块和防护盖的配合使用，解决了现有的集成电路测试仪在使用时的防护效果还有待提高，当集成电路测试仪边角受到物体的磕碰或集成电路测试仪掉落时，集成电路测试仪不能有效阻止外界的冲击力进入集成电路测试仪的内部对集成电路测试仪内部的电子器件造成影响，严重可导致集成电路测试仪发生损坏影响使用，降低了集成电路测试仪安全性的问题，具备了防护效果好的优点，提高了集成电路测试仪的安全性。
一种集成电路封装测试仪器

[发明专利]一种硅栅MOS集成电路ESD保护电路结构-CN202210392661.8在审
发明人：蔡小五;池敏 -专利权人：南京文采工业智能研究院有限公司
申请日： 2022-04-15 - 公布日： 2022-08-05 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及ESD保护电路技术领域，且公开了一种硅栅MOS集成电路ESD保护电路结构，包括输入电路，所述输入电路电性连接有保护电阻，所述保护电阻远离输入电路的一侧电性连接有MOS集成电路管，所述MOS集成电路管的外壁均匀的固定连接有放电针该硅栅MOS集成电路ESD保护电路结构，使用时散热风扇吹出的风进入到进风口中，将负离子发生装置产生的负离子均匀的吹到保护管的内部，此时这些负离子可以消除MOS集成电路管附近带正电的粒子，从而达到了避免MOS集成电路产生静电现象，当电路中出现静电现象影响到MOS集成电路管时，此时经过放电针可以及时的消除电路中静电，避免MOS集成电路受到静电影响。
一种 mos 集成电路 esd 保护电路结构

[发明专利]一种多层级集成电路复合基板芯片-CN202210059139.8有效
发明人：张明波 -专利权人：深圳市卓朗微电子有限公司
申请日： 2022-01-19 - 公布日： 2022-11-11 - 主分类号： H01L23/367 文献下载
摘要：本发明提供了一种多层级集成电路复合基板芯片，包括：集成电路模块、热量散发模块、线路疏导模块和稳固装置；热量散发模块嵌在集成电路模块和线路疏导模块之间，稳固装置连接在线路疏导模块上，集成电路模块用于布置集成电路，线路疏导模块用于针对集成电路中外接导线进行疏导与布局，热量散发模块用于针对集成电路模块和电路疏导模块产生的热量进行疏散，稳固装置用于进行稳定支撑。本发明提出一种多层级集成电路复合基板芯片，能够更好地进行散热，减少对集成电路稳定性的影响，避免温度过高对集成电路造成损坏，提高集成电路的使用寿命。
一种多层集成电路复合芯片

[发明专利]集成电路设计的制造方法与系统-CN200710096159.8有效
发明人：曾乙弘;吴冠良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-04-13 - 公布日： 2007-10-17 - 主分类号： H01L21/82 文献下载
摘要：本发明提供集成电路设计的制造方法与系统，可用于局部移除多项目晶片的电路图案。该方法为先定义其中一个使用者的集成电路设计为不需移除的部分，接着通过集成电路移除方法，将属于其他客户的集成电路完全移除。随后，此部分电路已移除的多项目晶片可提供给单一使用者进行电路测量，而不需担心公开其他使用者的设计电路。在实例中，通过激光系统可对于定义移除的集成电路进行完整的移除，于过程中不会对于留下的集成电路造成任何的影响。在另一实例中，利用钻石锯片也可对已定义移除的集成电路进行完整的移除，在过程中不会对于定义留下的其他集成电路的电路性能造成任何的影响。
集成电路设计制造方法系统

[实用新型]一种具有金属屏蔽功能的模块集成电路板-CN202220973749.4有效
发明人：张文;张洲;蒋雪梅;龚婷 -专利权人：深圳市汇友迪科技有限公司
申请日： 2022-04-25 - 公布日： 2022-10-28 - 主分类号： H05K1/02 文献下载
摘要：本实用新型公开了电子元器件技术领域的一种具有金属屏蔽功能的模块集成电路板，包括集成电路板，所述集成电路板的表面两侧均开设有定位孔，所述集成电路板的顶部一侧安装有集成电路，所述集成电路的外部安装有屏蔽机构，其结构合理，本实用新型通过设有屏蔽机构，将屏蔽机构安装在集成电路的外部，利用屏蔽机构具有屏蔽效果，从而达到对集成电路进行屏蔽处理，避免模块集成电路容易受到其他信号干扰而影响输入输出的情况发生，有效的提高了模块集成电路的稳定性
一种具有金属屏蔽功能模块集成电路板

[发明专利]一种缓解集成电路老化的电路结构及控制方法-CN202111603702.5在审
发明人：李聪;郭增光;李高鹏;董啸宇;游海龙;庄奕琪 -专利权人：西安电子科技大学
申请日： 2021-12-25 - 公布日： 2022-05-13 - 主分类号： H03K19/003 文献下载
摘要：本发明提出了一种缓解集成电路老化的电路结构及控制方法，旨在通过精简电路结构，减小晶体管阈值电压的偏移量，有效抑制NBTI效应对集成电路老化程度的影响，同时降低生产成本，电路结构包括：并行排布的第一NMOS晶体管和PMOS晶体管组成的传输门，传输门的输出端与PMOS晶体管的栅极信号输入端之间加载有第二NMOS晶体管；控制方法：初始化集成电路的输出信号，在集成电路工作模式下，不影响集成电路正常工作，在集成电路待机模式下，通过本发明电路结构控制关键门的输入，实现对集成电路负偏置温度不稳定性NBTI效应的缓解。
一种缓解集成电路老化电路结构控制方法

[发明专利]对付静电放电的方法及装置-CN200410050498.9无效
发明人：韩常喆 -专利权人：乐金电子(沈阳)有限公司
申请日： 2004-09-23 - 公布日： 2006-03-29 - 主分类号： H04N17/04 文献下载
摘要：本发明对付静电放电的方法是由下述阶段组成：检验语音集成电路IC的输出数据是否为规定音量以下的阶段；如果输出数据为规定音量以下，那么判断为语音集成电路IC受到静电放电的影响，并对语音集成电路IC复位的阶段本发明对付静电放电的装置是由下述部分构成：将声频数据处理后输出的语音集成电路IC；读取语音集成电路IC的输出数据后，如果读取的数据为规定音量以下，那么判断为语音集成电路IC受到静电放电的影响，并为语音集成电路
对付静电放电方法装置

[发明专利]集成电路质量评价方法、装置、计算机设备和存储介质-CN202111659736.6在审
发明人：曲晨冰;路国光;林晓玲;高汭;孙宸;恩云飞;陈义强;王力纬 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2021-12-30 - 公布日： 2022-04-12 - 主分类号： G06Q10/06 文献下载
摘要：本申请涉及一种集成电路质量评价方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：获取集成电路产品质量的质量影响要素集，其中，质量影响要素集包括n个级联的质量影响要素，且第i+1级质量影响要素为第i级质量影响要素的影响因子，1≤i≤n，且n为大于等于2的正整数；并根据质量影响要素集构建质量评价指标体系；进而根据质量评价指标体系对集成电路的产品质量进行评价。通过本方法增加了每级质量评价要素的全面性及关联性，使得集成电路的质量评价体系更加全面和具体，增加了集成电路质量评价体系的准确度。
集成电路质量评价方法装置计算机设备存储介质

[发明专利]一种电路问题设计布图定位调整的方法-CN201010230166.4有效
发明人：吴玉平;陈岚;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2010-07-19 - 公布日： 2012-02-01 - 主分类号： G06F17/50 文献下载
摘要：本发明适用于集成电路设计领域，提供了一种电路问题设计布图定位调整的方法，所述方法包括：建立布图问题对电路性能的影响趋势表；对模拟集成电路前仿真波形和后仿真波形比较分析，确定模拟集成电路问题波形；根据问题波形定位影响模拟集成电路性能的寄生RLC问题序列；根据寄生RLC问题序列确定寄生RLC位置；根据寄生RLC位置确定寄生RLC连接的器件和对应的物理连接；确定问题设计布图；根据布图问题对电路性能的影响趋势表调整问题设计布图。本发明通过自动定位模拟集成电路问题设计布图并进行调整，解决了现行模拟集成电路设计布图问题的定位调整效率低、速度慢的问题，同时提高了模拟集成电路设计布图问题定位调整的自动化水平。
一种电路问题设计定位调整方法

[发明专利]基于模拟电压源的集成电路电压参数标准复现装置及方法-CN202111251699.5在审
发明人：周厚平;顾翼 -专利权人：中国船舶重工集团公司第七0九研究所
申请日： 2021-10-25 - 公布日： 2022-03-25 - 主分类号： G01R35/00 文献下载
摘要：本发明公开了一种基于模拟电压源的集成电路电压参数标准复现装置及方法，其通过复现控制单元控制模拟电压源输出预设标准电压值，来为集成电路测试系统的校准参考标准，并通过控制集成电路测试系统对基于模拟电压源的集成电路电压参数标准复现装置进行驱流测压测试，测量得到集成电路测试系统的测试电压值；将测试电压值与模拟电压源输出预设标准电压值进行比较，得到集成电路测试系统参数测试管脚的测量误差，从而根据测量误差实现对集成电路测试系统的校准。由于所述模拟电压源输出的电压值不受施加电流的影响，因此，本发明所述基于模拟电压源的集成电路电压参数标准复现方法不受外部测试方法影响，进而实现电压参数的准确复现。
基于模拟电压集成电路参数标准复现装置方法

[发明专利]在集成电路设计期间快速模拟制造影响的设备、方法和系统-CN200910175529.6有效
发明人：向华;L·埃科诺米可斯;M·F·法亚兹;S·E·格雷科;P·A·奥尼尔;R·普里 -专利权人：国际商业机器公司
申请日： 2009-09-22 - 公布日： 2010-03-31 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及在集成电路设计期间快速模拟制造影响的设备、方法和系统。方法、设备和计算机程序产品提供了一种快速和准确的模型，用于模拟在集成电路制造期间的化学机械抛光(CMP)步骤的影响，通过产生集成电路的设计；在产生所述集成电路的设计时，使用简化的模型来预测所述集成电路的由在所述集成电路的制造期间将要使用的CMP处理步骤引起的至少一个物理特性，其中所述简化的模型源于在使用综合模拟程序的设计产生活动之前进行的模拟，所述综合模拟程序用于对所述物理特性进行建模；使用所述预测的物理特性来预测所述集成电路的性能；以及根据所述性能预测来调整所述集成电路的设计
集成电路设计期间快速模拟制造影响设备方法系统

[发明专利]一种集成电路引脚夹持异常检测与保护装置-CN201910956350.8有效
发明人：刘尊建;陈锋 -专利权人：华东光电集成器件研究所
申请日： 2019-10-10 - 公布日： 2021-11-30 - 主分类号： G01R31/68 文献下载
摘要：本发明公开一种集成电路引脚夹持异常检测与保护装置，包括检测继电器、交流信号发生电路、整流滤波电路、可调电压基准电路、比较电路、自锁电路、夹持异常驱动电路、夹持异常报警电路、夹持正常驱动电路、夹持正常指示电路、测试电源、电源供电继电器以及电源供电延时驱动电路；集成电路引脚夹持正常和异常时，引脚之间的电抗是不同的，不同的电抗对检测信号的影响不同，因此本发明将集成电路引脚之间的电抗对检测信号的影响用于检测测试夹具对集成电路引脚的夹持情况，从而实现对夹持异常情况的判断检测，当发生异常时，切断施加在集成电路上的测试电源，从而实现对集成电路的保护。
一种集成电路引脚夹持异常检测保护装置

[发明专利]集成电路寿命预估方法及装置、电子设备和存储介质-CN202110815566.X在审
发明人：阳辉;钟征宇 -专利权人：北京圣涛平试验工程技术研究院有限责任公司
申请日： 2021-07-19 - 公布日： 2021-11-05 - 主分类号： G06F30/27 文献下载
摘要：本发明提供一种集成电路寿命预估方法及装置、电子设备和存储介质，其中，集成电路寿命预估方法包括建立包含至少三个影响因子的多组测试组，以每一测试组的三个影响因子为测试条件对待测试集成电路的功能失效时间进行测试以获得实验失效时间；根据多组测试组的三个影响因子以及多组对应每一测试组的所述实验失效时间确定多个加速因子，并根据原始加速因子模型、三个所述影响因子以及多个所述加速因子建立加速因子‑相对寿命模型；根据待测试集成电路的应用环境的三个影响因子以及加速因子通过上述方案，可以引入其他影响因子对集成电路寿命进行准确预估，避免了仅仅依靠温度和湿度进行集成电路使用寿命预估的偏差。
集成电路寿命预估方法装置电子设备存储介质

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条